摘要： 本书是为“数字电路”课程编写的基于FPGA平台的实验教材，宗旨是希望能在传统实验和计算机辅助设计工具的实际应用之间提供一种恰到好处的平衡，主要内容由基于传统实验平台实验＋基于FPGA平台实验两部分共同组成。基于传统实验平台的验证性实验选取的是经典的传统试验，其难度循序渐进，直观形象，符合学生的认知梯度，由学生分别在2～3周内完成，作为基本技能训练。基于FPGA平台实验运用计算机辅助设计工具,可以让学生了解自动化设计技术的优点与趋势。这个部分结合理论课程基本概念设计了许多由简到难的渐进式实验项目。这些项目涉及一些简单的电路设计,我们用原理图或硬件语言文本方式均可完成这些电路的设计。在基本概念建立起来之后,教师要引导学生掌握项目的实现方法，了解电路的多样性及可移植性，后期可以很方便地拓展实现一些比较复杂的案例，甚至进行自主创新性设计，这是传统实验很难实现的。
本书使用的FPGA平台实验主要采用基于Xilinx Artix 7系列芯片的Basys3板卡或者EGo1开发板，当然选其他的FPGA开发板也是可以的。
本书中使用的计算机辅助设计工具即开发软件是Xilinx公司的Vivado软件。Vivado能自动地把设计映射到Xilinx公司的FPGA中。学生可以进行功能仿真,也可以对最终电路进行详细的时序仿真。如果仿真成功，下载后可以在真实的芯片中实现设计。
Vivado提供了两种设计输入工具:硬件描述语言(HDL)和电路原理图。在本书中,第3章提供了电路原理图输入设计的大量例子。FPGA 开发流程比较复杂，加之Vivado软件纯英文的界面，这对大二的学生来说都是不可小视的难点。如果实验可以绕开硬件描述语言，调用IP核，只做电路原理图，那么这对于课时紧张的学校是一种可行的选择。但是不能回避基于硬件描述语言的设计,因为这种方法在实际应用中效率最高。本书第4章详细地描述了基于Verilog语言的大量实验案例，相信学生掌握了这些，可以了解现代数字电路的设计方法,为成为数字电路设计师打下坚实的基础。本书主要内容如下。
第1章介绍实验硬件平台和软件平台，使同学们快速认识并使用平台。
第2章保留了三个传统实验，测试实物芯片参数指标，使同学们对芯片有直观的认识，完成基础型实验。
第3章为IP核调用，用原理图输入法、HDL语言零基础完成综合设计型实验。这部分是整本书的核心部分，不光有三变量表决电路、四路竞赛抢答器这样的单一实验，更有数字钟这样的大型完整案例。这里，数字钟案例被拆分成显示译码、计数器、二进制计数器显示等由简到难的实验项目。
第4章给出第3章对应实验的Verilog代码，供同学们学习，在理解的基础上修改代码完成对应综合设计型实验。这章由容易理解的实验案例入手，弱化HDL语法，同学们不再感到枯燥乏味，而是觉得水到渠成。当然这部分也给出了有限状态机三进程模板，以供同学们完成对应拓展创新型实验。
教学中，本书中的所有实验可以在一个学期内完成；如果课时不够，实验也可以在半个学期内完成 (只讲解第1～3章，不讲解第4章)。当然，本书不仅适用于“数字电路”课程，还适用于一般的EDA（电子设计自动化）设计课程。
简介：
第1章基于FPGA的实验平台介绍/1
1.1FPGA 的基本结构及特点/1
1.2基于FPGA的设计流程/3
1.3实验硬件平台/4
1.4HDL硬件语言简介/11
1.5软件平台——Vivado基础/11
第2章基于传统实验平台实验/16
2.1传统实验方法介绍/16
2.2TTL、CMOS集成逻辑门的逻辑功能与参数测试/17
2.3组合逻辑电路的设计与测试/22
2.4触发器及其应用/25
第3章基于FPGA的“口袋实验室”实验——原理图篇/32
3.1IP库使用说明/32
3.274LS00与非门实验/33
3.3组合逻辑实现三变量表决电路/51
3.4显示译码实验/56
3.5触发器实现四路竞赛抢答器/59
3.6计数器实验/61
3.74位十六进制计数器显示/66
3.84位简易数字钟案例/68
第4章基于FPGA平台实验——程序篇/74
4.1Verilog HDL简介/74
4.238译码器及仿真实验/76
4.3加法器设计/84
4.4位宽可设置的加法器封装制定IP核/89
4.5触发器四路竞赛抢答器Verilog实验/94
4.6动态扫描数码管显示实验/97
4.7计数器Verilog实验/102
4.8状态机设计序列检测器实验/105
4.94位简易数字钟Verilog实验/110
4.10ADC0809 实验/115
附录AEGo1开发板用户手册/121
课 件
